Architecte Logiciel Embarqué (H/F)

Un système de gestion de batterie fiable peut faire la différence entre un train qui repart à l'heure et une panne sur voie. Derrière chaque décision d'architecture firmware se cache un impact concret sur la sécurité, la disponibilité et la performance de systèmes ferroviaires utilisés par des millions de voyageurs.
Dans le cadre d'un nouveau projet de système de gestion de batterie (BMS) destiné aux applications ferroviaires, Efficient Solution recherche un architecte logiciel embarqué senior pour intervenir en mission auprès d'un constructeur ferroviaire. Le poste est central dans le cycle de développement :

Vous pilotez l'architecture du firmware temps réel depuis la phase d'exigences jusqu'à l'intégration sur cible, et coordonnez des équipes pluridisciplinaires couvrant l'électronique, le système, la sûreté et la validation. La stack technique s'articule autour de Zephyr RTOS (kernel, drivers, devicetree, Kconfig, west) sur microcontrôleurs 32 bits ARM Cortex-M et éventuellement Cortex-R. Le développement est réalisé en C (et C++ embarqué), avec une chaîne d'outils GCC/Clang, des interfaces JTAG/SWD pour le débogage et une intégration continue via Git et Jenkins/GitLab CI. Les protocoles de communication embarqués couvrent CAN/CAN-FD, SPI, I2C et UART pour les interfaces AFE. La modélisation d'architecture s'appuie sur UML/SysML, et les stratégies de test intègrent tests unitaires, SIL/HIL et analyse de couverture, dans le respect des référentiels de sûreté EN 50128 et ISO 26262. Ce poste permet de peser sur des décisions d'architecture qui engagent la sécurité fonctionnelle d'un système critique. La diversité des interlocuteurs (électronique, sûreté, validation, client) en fait également un rôle de référent technique à forte dimension transverse. Vos responsabilités : - Définir l'architecture logicielle complète du BMS : découpage modulaire, couches HAL/drivers/applicatif, interfaces et gestion des états - Concevoir et spécifier le firmware sur Zephyr RTOS : threads, ordonnancement, ISR, synchronisation, gestion mémoire, devicetree et Kconfig - Garantir les contraintes temps réel : déterminisme, latences, budgets CPU et mémoire - Spécifier les algorithmes BMS : estimation SoC/SoH, équilibrage des cellules, protections contre les défauts électriques et thermiques - Définir les stratégies de sûreté de fonctionnement et de diagnostic : watchdog, gestion des défauts, modes dégradés - Concevoir les communications embarquées : CAN/CAN-FD, UART, SPI, I2C pour les interfaces AFE, et éventuellement Ethernet - Encadrer techniquement les développeurs, animer les revues de conception et de code, et définir la stratégie de test (unitaires, SIL/HIL, CI) - Rédiger et maintenir la documentation d'architecture, assurer la traçabilité des exigences et interagir avec les équipes électronique, système, sûreté et validation.